乘加器相关论文
提出一种可配置的64位乘加器.根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加......
阐述了一种24×24bit＋48bit带饱和处理的乘加单元的优化设计．在乘法器的设计中，采用改进的Booth算法，并将被加数作为乘法器的一个......
给出了一种嵌入于微处理器,8bit× 8bit＋20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运......
乘加操作是数字信号处理器（DSP）的关键部分，单位时间内能够完成乘加操作的数量是衡量DSP芯片性能的一个重要指标。提出了一种应用于通......
分析了基于FIPS的乘加器结构的VLSI实现随着操作数宽度的变化，速度和面积的变化趋势；提出了一种改进FIPS算法，解决了采用流水线结构的......
本文介绍了一种用于QAM（Quadrature Amplilude Modulalion）解调均衡器中乘加（乘减）器（MAC）的设计。谊设计完成了11bitlobitllbitlObit的......
综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化.为解决这个问题,......
