加法树相关论文
为消除卷积神经网络前向计算过程中因模型参数的稀疏性而出现的无效运算,基于现场可编程门阵列(FPGA)设计针对稀疏化神经网络模型......
通过对ＢＯＯＴＨ型乘法器、而速加法器结构和ＣＳＤ编码滤波器结构的深入研究，开发出一种新型高速ＣＳＤ编码滤波器结构。采用此结构实现了正交幅度调制器......
本文介绍了一种基于大规模可编程逻辑器件新的并行乘法器的设计原理与方法.其部分积的产生采用了非重叠的(non-overlapped)三位编......
通过对BOOTH型乘法器、高速加法器结构和CSD编码滤波器结构的深入研究,开发出一种新型高速CSD编码滤波器结构.采用此结构实现了正......
通过对BOOTH型乘法器、高速加法器结构和CSD编码滤波器结构的深入研究，开发出一种新型高速CSD编码滤波器结构。采用此结构实现了正......
与传统的FPGA相比，采用自适应逻辑模块架构的新一代高端FPGA StratixⅡ在完成通用算术和加法树功能上具有占用资源少、工作频率高、......
提出了平方根升余弦（SRRC）滤波器的一种直接型对称折叠和流水线加法树的规整结构．鉴于这种结构的规则特性，提出了一种对滤波器的阶数、......
本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统......
提出基于三步旋转机制的高精度低时延坐标旋转数字计算机(CORDIC)算法.该算法通过对输入角度进行二极化重编码来免除剩余旋转角度......
视频技术发展要求更高速,更利于硬件实现的运动估计算法.提出了一种蝶形运动估计算法,该算法采用蝶形搜索模板、快速截止技术和运......
面对日益复杂的通信环境,现代无线通信要求通信系统具有更好的通用性和抗干扰性。软件无线电技术使得通信系统具有良好的通用性,所......
本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的......
本文介绍了数字信号处理和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧,讨论了FIR数字滤波器的基......
