指令CACHE相关论文
高速缓冲存储器Cache在微处理器中已经成为至关重要的一部分,它的使用能有效地缓和CPU和主存之间速度匹配的问题.本文以32位S698M......
随着CPU速度的迅速提高，CPU与片外存储器的速度差异越来越大，匹配CPU与外部存储器的方法通常是采用Cache或者片上存储器。微处理器中......
为提高通用微处理器的执行效率，研究了高性能指令Cache的体系结构和设计方法。设计了高速并行指令Cache的系统架构，将Cache体访问与......
针对嵌入式处理器中指令Cache功耗显著的问题,提出了一种基于标志编码的低功耗指令Cache设计方法.通过增加一个容量很小的标志缓冲......
针对降低不断增加的片上Cache静态功耗的要求,提出了一种基于最远块对的低静态功耗指令Cache结构--FBPC.考虑到指令访问具有很好的......
随着现代多流出体系结构的出现，处理器对指令读取的要求越来越高，因此，如何提高指令Cache的性能，最大限度地发挥处理器性能成了人们所......
为提高DSP处理器的执行效率,专门针对CPU指令处理速度与存储器指令存取速度不匹配问题,本文通过在CPU与主存储器之间设计了一款指......
指令Cache作为高性能计算机系统中指令代码的高速缓冲,在整个系统中占有重要地位,其正确性验证工作很有必要。针对对称多处理机结......
通过BWDSP模拟器对目前常用的几种替换算法和大小不同的指令Cache块进行仿真实验得出不同缺失率。实验结果表明，所提出的PLRU替换算......
DSP处理器的功能日益强大,软件程序的复杂程度也在不断增大,软件的代码量迅速增加.采用LZW字典压缩对由源程序指令代码经过编译、......
为降低微处理器中片上Cache的能耗,设计一种基于预缓冲机制的指令Cache。通过预缓冲控制部件的预测,使处理器需要的指令尽可能在缓......
在现代微处理器的设计中．Cache是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令Cache的体系结构......
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM......
提出了带Cache和精确中断响应的CPU设计方案,实现指令集MIPS中选取15条指令作为本CPU的基本指令。采用基本5步流水线CPU设计,给出......
基于FPGA平台实现了嵌入式RISCCPU的设计。根据项目要求，实现指令集为MIPSCPU指令集的一个子集，分析指令处理过程，构建了嵌入式CPU的5......
随着集成电路制造工艺水平发展到深亚微米乃至超深亚微米阶段,微处理器的功耗问题越来越严重,成为继续提升微处理器性能的首要障碍......
网络处理嚣是专门为网络处理而设计的处理嚣，其指令集是软硬件的界面，指令集的设计对性能有较大的影响．本文提出了一种针对高频率指令......
在嵌入式设备中,Cache虽然弥补了微处理器和存储器之间的存储墙问题,但其本身也占据了大量功耗。因此,Cache的低功耗设计越来越被......
信号处理技术被广泛应用于雷达、电子对抗、通信、声纳、语音视频等领域。随着这些领域各种器件和技术的进一步发展，市场对密集型数......
随着信息技术的发展，为了满足高速信息处理和复杂智能控制的要求，以微处理器为控制核心的电路系统应用日益广泛。微处理器体系结构方......
论文来源于某公司的32位嵌入式RISC微处理器“ENOD”，本文完成了Cache系统的设计与实现。 ENOD是一款32位、符合IEEE-1754(SPARC......
高速缓冲存储器(Cache)有效弥补了处理器与主存储器之间的速度差距,加快了处理器对存储器的读写速度,提高了DSP(Digital Signal Pr......
无线传感器网络(Wireless Sensor Network,WSN)广泛应用于国防军事、医疗卫生、环境监测和预报、城市管理、高效农业、工业控制、......
