阵列乘法器相关论文
阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰.该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列......
在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构。并且采用改进布斯编码算法和符号补偿技术,用VH......
文章讨论了基本的线形阵列加法器和基于水平压缩矩阵的并行阵列加法器,在此基础上提出了一种改进的阵列乘法器结构,通过生成多位的......
针对截断乘法器在进行补码运算时有较大的误差，提出了一种改进算法，即将乘数、被乘数均左移一至二位，经截断乘法器运算得到的乘积再右......
本文介绍了三种高速乘法器架构：阵列乘法器、修正布斯算法(MBA)乘法器、华莱士(WT)乘法器，并对基于以上三种架构的32位乘法器性能进......
阵列乘法器是在PENTIUM等高速计算机中采用的一种高速乘法运算器,据此讨论其补码阵列乘法器的设计和运算规则.......
针对截断乘法器在进行补码运算时有较大的误差，提出了一种改进算法，即将乘数、被乘数均左移一至二位，经截断乘法器运算得到的乘积再右......
文章讨论了基本的线形阵列加法器和基于水平压缩矩阵的并行阵列加法器,在此基础上提出了一种改进的阵列乘法器结构,通过生成多位的......
设计了一种用于1 6位定点DSP中的片内乘法器.该乘法器采用了改进型Booth算法,使用CSA构成的乘法器阵列,并采用跳跃进位加法器实现......
文中针对最后一级采用４位ＣＬＡ加法器级联的Ｍ×Ｎ位ＣＳＡ／ＣＬＡ阵列乘法器，讨论了一种非常有效的测试生成方法。该方法不依赖于乘法器的大小以及乘法......
在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构.并且采用改进布斯编码算法和符号补偿技术,......
浮点运算单元FPU（Floating-point Unit）在当前CPU的运算中地位越来越重要,论文中实现了一种基于FPGA的快速单精度浮点运算器.该运算......
本文针对“计算机组成原理”课程中阵列乘、除法运算器部分内容,覆盖知识面广,抽象性强等特点,对其课堂组织形式及教学内容安排进......
为了加快阵列乘法器的运算速度，降低延迟，提出了一种基于4选1多路选择器的乘法器设计方案。这种方案在每一步运算中同时处理两位操作......
阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序......
为了实现不同数制的乘法共享硬件资源,提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点......
文中针对最后一级采用４位ＣＬＡ加法器级联的Ｍ×Ｎ位ＣＳＡ／ＣＬＡ阵列乘法器，讨论了一种非常有效的测试生成方法．该方法不依赖于乘法器的大小以及乘法器基本......
蒙哥马利模乘算法是最适合硬件实现的模乘算法,被应用在RSA密码和ECC密码的协处理器设计中。目前性能最高的是高基蒙哥马利模乘算......
对数字阵列乘法器的移位加算法、Pezaris算法、Baugh-Wooley算法的性能进行了分析,讨论其各自的特点;指出进一步提高并行快速乘法......
可靠性设计已经成为集成电路的生命线。而作为所有数字电子系统的核心，CPU的可靠性问题尤为突出。因此本文对其中的主要数字处理电......
介绍了补码阵列乘法器的Pezaris算法.为提高运算速度,利用流水线技术进行改进,设计出流水线结构阵列来法器,使用VHDL语言建模.在Qu......
