随着嵌入式系统的功能增强和系统结构复杂度的提升,嵌入式处理器设计已开始向低资源开销、小体积以及高运算性能等多方面发展。堆栈处理器具有系统复杂度低、硬件结构简单和指令简洁等特点,非常符合嵌入式处理器的设计要求。但嵌入式系统复杂性的日益攀升,使得单核堆栈处理器已不能满足现实应用的需求。为提升堆栈处理器性能,探索多核堆栈处理器价值,本文针对现有单核堆栈处理器主频的提升已接近工艺上限,处理器的功耗和开发成本不断上升,以及资源开销日益增长等不足之处,研究设计了一种基于共享总线架构的多核堆栈处理器。在处理器架构设计中做了如下两方面的工作:共享总线互连架构的设计和多核堆栈处理器的实现。在共享总线架构设计方面,通过对可靠的总线控制方法、合理的总线仲裁机制以及共享总线整体架构的研究与设计,为多核堆栈处理器中多个主/从模块间的数据通信实现了一种灵活、高效的共享总线互连架构。在多核堆栈处理器实现方面,基于共享总线互连方式,对单核及多核堆栈处理器的架构进行了设计,通过引入核内RAM,有效解决了Forth穿线码的基本系统指令缓存问题,并在指令系统当中增加核操作及核状态指令,实现了多核协同工作,同时对共享RAM和UART进行了设计,实现了多核堆栈处理器的数据共享以及外部设备的数据交互,最终构建了一个基于共享总线互连的多核堆栈处理器。本文运用Verilog和VHDL语言进行处理器结构描述,使用ISE工具进行功能仿真并在Xilinx XC7A100T开发板上对处理器进行了性能测试与验证。实验构建的四核堆栈处理器以100MHz时钟频率运行,最大可提供400MIPS运算速度。实验结果表明,该设计使用有效总线仲裁,以较低的硬件开销和功耗获得了较高的计算性能,为多核堆栈处理器架构的深入研究与应用奠定了良好基础。