近些年来，Sigma-Delta ADC以其高线性、高精度、便于集成到数字电路等优点，正越来越广泛应用于通讯以及数字信号处理当中。Sigma-Delta ADC有两个重要的组成部分，即Sigma-Delta调制器和数字抽取滤波器。输入信号通过Sigma-Delta调制器进行过采样，并将量化噪声调制到较高的频段去，实现量化噪声整形。抽取滤波器通过降采样，将信号频率降到奈奎斯特频率，同时过滤掉调制到高频的带外量化噪声，实现整体带内信噪比的提高。　　 本文首先介绍了ADC的发展以及Sigma-Delta ADC在高精度数字信号处理中的应用，接着论述Sigma-Delta ADC的基本工作原理，着重分析了过采样技术和量化噪声整形技术的基本原理，然后对数字抽取滤波器的抽取原理、多级结构等予以重点阐述。　　 本论文主要完成了以下研究工作：　　 1、整个项目采用了Top-down的设计方法，采用多级多速率的结构实现，第一级采用CIC滤波器，后面分别级联第一级半带滤波器、一个CIC补偿滤波器和第二级半带滤波器。先通过Matlab软件完成滤波器的设计和仿真工作，整个滤波器的阻带衰减达到120dB，带通波纹小于0.01dB。同时由计算定出相应的各部分的系数，完成系数的CSD编码转换。　　 2、在查阅了国内外的相关学位论文和其他文献的基础上，采用FIR滤波器的两相结构等效变换，提出了一种半带滤波器和CIC补偿滤波器电路结构的优化设计思路。并根据自己设计的电路结构，对Matlab生成的Verilog HDL代码进行修改，　　 3、编写了用于测试滤波器功能的testbench。并用Matlab软件搭建了测试所需的调制器模型，用以产生滤波器的测试激励。然后通过Modelsim软件对设计的整个滤波器进行功能仿真验证，结果能够满足设计的要求。　　 4、最后将验证通过的Verilog HDL代码用Design Compiler软件进行电路综合，用SOC Encounter软件自动布局布线，完成了数字抽取滤波器的版图设计。使用0.18μmCMOS工艺标准单元库实现，版图的面积为1×1mm2，功耗约为10mW。