随着互联网服务的爆炸性增长,网络对核心交换机／路由器要求也与日俱增。例如,WAN(Wide Area Network)路由器带宽已达到OC-768(40Gbps)。这要求网络设备必须具有高速业务处理能力。片上多核处理器通过在单个芯片上集成多个处理器核,极大地增强了芯片的计算能力,因此现代网络处理器广泛采用MPSoC结构。同时,这也意味着处理器需要更多数据,对访存的要求更高,访存控制已成为影响网络处理器性能的关键因素。　　 本文结合网络处理器芯片的研制需求,研究了面向网络处理器的多核共享SRAM控制技术,设计并实现了多核共享的高效存储控制模块。　　 多核SoC中,必须对多种指令进行优先级排队。考虑到采用单一的仲裁机制不能满足网络处理器线速处理数据要求,而采用复杂的仲裁机制,硬件实现开销大,本文采用了分层仲裁策略,第一层采用固定优先级仲裁算法,第二层选择轮转优先级算法,既对优先性给予充分考虑,又防止了低优先级指令队列“饿死”现象的发生。同时对轮转优先级算法进行改进,为分组读／写操作提供了必要条件。　　 网络处理器中,随着访问请求的进行,指令排队、仲裁输出、片外SSRAM访问的时间开销已经不可忽视。本文采用指令预取及预译码,同时接口模块采用缓存结构,实现了多个读／写操作地址等信息的连续流水线式输出,提高了数据存储总线的利用率,访存延时得到有效隐藏。　　 最后论文完成了存储控制器的功能仿真,并在 Xilinx Virtex-Ⅳ xc4vlx160FPGA平台上进行了板级测试及综合。结果表明,控制器可以完成多处理器对SSRAM的访问,同时采用存储总线优化的控制器性能提升达60％以上,改善明显。