全局异步局部同步相关论文
随着工艺集成度的增大和芯片主频的提高，功耗已经成为限制处理器性能提高的主要因素。过高的功耗影响了芯片的可靠性和寿命，增加了冷......
随着单芯片集成工艺的发展,基于传统总线式通信的片上系统逐渐成为制约芯片处理能力的瓶颈,复杂的架构,低效率的数据通信都迫使人......
低功耗设计是当前IC设计和研究领域的一个热点，出现了大量的功耗优化技术。设计者可以通过软硬件划分、插入门控时钟、动态频率调整......
为了降低数据的传输延迟,提出了一种分布式同步方式实现全局异步局部同步(GALS)片上系统。该方式通过引入时钟来实现相邻网络节点......
平台系统设计复杂度的持续增长，使构件互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题日益复杂。针对构件间基于总线......
GALS（全局异步、局部同步）架构适用于NoC的时钟分布,但现有的GALS需要定制地设计异步包装电路,不利于验证和集成.采用通用的数字ASIC......
针对传统片上网络中的通信通道功耗大、吞吐量低的缺点,提出一种用于片上网络的高速低功耗多轨协议异步通信通道,其具有检测完成自......
面对系统复杂度以及TM（Time-to-Market）的双重压力，基于设计复用的平台化技术成为提高设计生产力的有效手段。通过在系统设计中将功能......
设计实现了一种新型多点连接的GALS异步互连接口.该接口采用旁路式结构,避免了现有的馈通式结构接口由于时钟频繁启停造成的时间利......
基于点对点GALS模型，给出了异步封装电路的信号状态转换图（STG），基于Petrify设计了一种基于标准逻辑单元的GALS异步封装电路，包括同步／异......
本文提出了一种用于GALS（Globally Asynchronous Locally Synchronous）系统的单通道握手协议自定时通信电路，电路不需应答信号即可完......
针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步......
设计了一种新型点对点全局异步局部同步方式异步互连接口，采用非对称握手协议进行通讯，并在数据路径上加入异步可控FIFO，比传统的对称......
该文提出一种可用于多核片上系统和片上网络的快速延时无关异同步通信接口,由在独特运行协议下工作的环形FIFO实现,可在支持多种数......
功耗问题一直是片上网络设计中最为关心的问题之一。基于全局异步局部同步（GALS）的电压岛（VFI）机制的引入不但提供了极大地降低片上功......
全局异步局部同步(GALS)与频率调整相结合能够有效地降低动态功耗.针对频率切换以及跨时钟域传输开销会损害芯片性能的问题,提出一......
针对全局异步、局部同步片上网络中不同传输速率下的数据传输问题,提出一种高速异步双轨推通道.该通道中的单元采用自应答控制,在......
随着特征尺寸的不断缩小,电路复杂度不断增大,同步设计技术在设计、制造和应用中的不断表现出局限性及缺陷。作为一种新的设计方法......
随着集成电路工艺的发展，单个芯片上集成了越来越多的复杂的功能电路。采用同步电路设计的多核SoC和片上网络(network on chip, NoC......
基于MOUSETRAP异步流水线结构提出了一种全局异步局部同步方式下的片上系统的异步互连接口架构.为实现异步接口电路的低功耗,对其......
随着芯片集成度的不断增加，单片上集成的IP核越来越多，芯片的时钟信号分配和功耗控制的难度越来越大。为了解决这个难题，全局异步局部......
随着集成电路产业的高速发展,晶体管的特征尺寸迅速的缩小,电路复杂度不断增大,同步设计技术在设计、制造和应用中的局限性和缺陷......
随着集成电路产业高速发展，微电子发展进入SoC(System-on-Chip)设计阶段。SoC是一种在单核上集成微处理器、逻辑存储单元、DSP等众......
集成电路的制造技术在不停地发展，单个硅片上可以容纳的晶体管数越来越多，已经达到了数十亿门级。这样巨大的晶体管容量满足了设计复......
