【摘 要】
：
随着FPGA设计复杂度的增加,传统的测试方法受到局限，在高速集成FPGA芯片测试中,其内部信号的实时获取和分析比较困难。本文介绍了Quartus Ⅱ中SingalTa PII嵌入式逻辑分析器的
【机 构】
：
电子测试技术国家重点实验室 山西太原 030051
论文部分内容阅读
随着FPGA设计复杂度的增加,传统的测试方法受到局限，在高速集成FPGA芯片测试中,其内部信号的实时获取和分析比较困难。本文介绍了Quartus Ⅱ中SingalTa PII嵌入式逻辑分析器的使用,并给出一个具体的设计实例,详细介绍使用SignalTa PII对FPGA调试的具体方法和步骤，在FPGA芯片正常工作状态下,实现内部信号的获取和分析。实验结果表明,应用SignalTa PII对FPCA进行测试,操作方便,实时性较高。
其他文献
本文基于1.8V 0.18μm CMOS标准工艺设计了一种应用于LVDS(Low Voltage Differential Signaling)的高速低功耗8位并串转换器，融合了并行结构和树型结构的优点,半频时钟驱动,最
随着系统芯片(SoC)复杂性的提高,在验证上的投入迅速增加,各种验证技术应运而生,SoC芯片的软硬件协同验证技术更吸引了IC从业人员的注意力。本文比较了基于虚拟原型机的和基
本文提出了一个基于表面势的耗尽层电流计算新方法，由于LDMOS结构的特殊性,其漂移区电流受到源漏栅电势的综合影响,难以确定。在现有的诸多模型中,常常将等漂移区等效为电阻,
本文提出了一种S波段梳状线滤波器型PIN开关的结构原型,它具有隔离度高,损耗小和结构紧凑的特点,并且介绍了PIN管的RF特性以及PIN开关的工作原理,同时加工了一个S波段的PIN开
本文设计了一种适合于MPEG-2视频的固定字长解码器,根据码流特点和解码系统要求,提出一种新的解码方式,采用了桶式移位器,每个时钟可解出一个码字，用verilog语言进行描述和仿
本文详细分析了DDR SDRAM控制器的结构和关键技术,提出了一种适用于多用户的DDR SDRAM控制器的设计方案,使用Verilog语言在Modelsim 6.0上通过仿真验证,在Quartus Ⅱ5.0上通
随着半导体集成电路的高速发展,器件结构日趋复杂,设计难度不断加大,计算机模拟技术因其强大的模拟仿真能力,时间成本的优越性,正扮演着越越来越重要的角色。本文着重介绍了
本文设计了两种不同的反射式移相器,第一种采用不对称分支线耦合器加变容二极管实现大于180°而小于360°的相移,与其他移相器相比,体积减小,移相范围变大,第二种采用传统的
本文提出了一种针对ESD情况下SCR器件的电路级简洁模型。本模型由七个主要的物理模块构成,分别代表了SCR器件在ESD事件中起主要作用的七个部分,模块中的物理方程采用Verilog-
本文设计了以89C51为核心,ISD4002语音芯片和数字电位器为主要部件的声响模拟系统,实现了语音播报及音量控制,采用了抗干扰措施,提高系统的抗干扰能力。