不确定位相关论文
SOC测试中,需要对芯核设计包装电路,传统的串行包装方法增加了芯核的测试时间和测试功耗.研究表明,由于测试向量中存在着大量不确......
本文设计了一种基于堆栈效应的漏电流模拟器,并提出了通过该模拟器,利用测试向量中特有的不确定位以优化测试中静态功耗的方法.实......
本文设计了一种基于堆栈效应的漏电流模拟器,并提出了通过该模拟器,利用测试向量中特有的不确定位以优化测试中静态功耗的方法.实......
变量区间分析是程序代码数据流分析的重要部分。固件反汇编代码存在字节运算和位运算两类运算,当变量取值范围较大时,依次迭代法不......
众所周知，CMOS电路测试时由漏电流引起的漏电流功耗在测试功耗中处于重要地位，降低测试时的漏电流对于延长需要周期性自测试的便携式......
电子工程计算用的基本电学参数,几乎可用数字多用表测出.无论被测量是电压或电流,都是无限可分的量或称模拟量.而数字表显示出的结......
提出一种SoC测试中新颖的并行芯核包装方法(parallel core wrapper design,pCWD),该包装方法利用扫描切片重叠这一特点,通过缩短包......
