高速乘法器相关论文
高速乘法器常采用radix-4的Booth编码并用Wallace-tree进行中间结果的相加,但由于其算法的特点,导致在物理实现时很难设计成规则形......
该文介绍用微机自动设计全ROM化高速乘法器及其在高速测试功率中的应用。全文分三部分：第一部分重点讨论了全ROM化高速乘法器结构、......
高层次设计方法的应用在当今的电子设计中起着至关重要的作用，它能大大地提高设计效率。该文结合一种高速乘法器的设计介绍了一个完......
分裂基傅立叶快速变换算法以其具有最少的乘法次数、加法次数和良好的算法结构,成为目前最好的针对N=2的FFT算法.该论文用ASIC半定......
本文介绍了三种高速乘法器架构：阵列乘法器、修正布斯算法(MBA)乘法器、华莱士(WT)乘法器，并对基于以上三种架构的32位乘法器性能进......
符号数的正则表示(CSD)是一种用最少的非零比特位来表示符号数的编码技术.介绍了一种基于二进制补码数实现CSD编码的转换算法.通过......
本文提出了一种有效的高速乘法器结构,该结构具有连线简单、速度快的优点,阐述了用传输管实现的串行进位加法器、存储进位加法器(C......
高速乘法器在数字信号处理等方面具有重要的应用价值，而且正成为许多高速电路设计的瓶颈。目前大多乘法器是在针对具体工艺的技术上......
采用Verilog HDL硬件描述语言,设计了一个高性能、低功耗的32位定点乘法器。该乘法器通过对基4布斯算法、4∶2压缩器算法及最终加......
本文以多元逻辑电路(DYL)中的线性与或门为“细胞,构思了体现这种基本门逻辑结构特长的高速数码乘法器结构方案,获得了比目前国际......
设计了三种适用于数字能谱仪前端电路的程控增益放大器。AD734组成的高速程控增益放大器不仅可实现±60db增益范围的调节，0．002d......
