超前进位加法器相关论文
随着大规模集成电路的迅速发展,SOC(片上系统)的设计方法也逐渐普及,这对嵌入式MCU的性能提出了更高的要求.80C51是一款非常经典的......
集成电路(Integrated circuit,IC)技术近60年的飞速发展,对信息化时代的到来起到了极大的推动作用。但随着器件特征尺寸的不断缩小......
论文简要介绍了SHA1算法的基本流程,并给出了一种硬件实现方案,文中着重介绍了提高IP的工作速度所采用的三种速度优化方案,并在文......
本文描述了一种32×32位快速并行结构乘法器,介绍了基于修正布斯编码算法的部分积产生电路,并对部分积的符号扩展进行了简化。给出......
算术逻辑单元,是计算机以及大多数教字硬件系统的核心部分.而一个运算电路的效率极大程度上取决于加法器的工作速度,限制性能的因......
加法运算是最重要最基本的运算，所有的其他基本算术运算，减、乘、除、模乘运算最终都能归结为加法运算。在不同的场合使用的加法器对......
对高性能乘加单元的设计原理与方法进行了研究,采用改进的Booth算法设计乘法器,提出了一种新的实现这种算法的内部电路逻辑结构.采......
针对超前进位加法器(CLA),提出了一种高效的BIST架构.这种新的架构结合了确定性测试和伪随机测试的优点,并避免了各自的短处.同时,......
从改变CMOS电路中能量转换模式的观点出发,研究CPL电路在采用交流能源后的低功耗特性.在此基础上提出了一种仅由nMOS构成的低功耗......
集成电路的制造技术的第一道门槛就是电路设计技术。随着微机的性能的飞速发展,在这一平台上出现了多种优秀的EDA开发工具,这些工......
在不增加超前进位加法器模块延迟时间的条件下,为最大限度地扩展操作位数,在分析混合模块超前进位加法器(CLA)延迟时间公式的基础......
从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前......
提出了一种6个加数的并行加法器及其接口扩展的研究方案．论述了所提新型加法器的工作原理和过程，同时描述了接口扩充思想．最后，采用MAX......
针对TSPC、NSTSPC、ANT等动态电路所存在的缺点，本文介绍了一种新型的动态电路结构-DPANL，即双通路N逻辑动态电路。本文首先对TSPC、......
直接数字频率合成器（DDS）具有频率转换时间短、分辨率高、输出相位连续等优点，是现代频率合成的重要技术之一。在分析了DDS基本原理的......
高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频.传统的乘法器的设计,在最终......
提出了一种新型加法器结构--顶层进位级联超前进位加法器,该结构将超前进位加法器(CLA)底层进位改为顶层超前进位单元进位.给出了......
在2位超前进位加法器的基础上,引入了流水线结构,设计了一种8位流水线加法器,极大地提高了加法器的运算速度,减少了加法指令的CPU......
算术逻辑运算单元（ALU）决定着中央处理器（CPU）的性能，而加法器又决定着ALU的性能。为了提高CPU的性能，文章提出了一种4个加数的并行加法......
功耗是电路设计的关键性问题之一,低功耗下的稳定性问题逐渐成为电路设计的热点和挑战,基于马尔科夫随机场（MRF）的低功耗设计从能量......
为了加快数据处理能力,满足图像和数字信号处理的要求,本文设计和实现了一种64位SIMD定点乘加器,通过乘法器和加法器实现加减法、M......
实现快速、低功耗以及节省面积的乘法器对高性能微处理器(例如DSP和RISC)而言是至关重要的.文中详尽论述了新型的增强型多输出多米......
从体现资源(面积)、速度、功耗的各个方面分析了超前进位加法器进位传输函数的2种定义和基本单元电路及其3种组合方案．完成了基本单......
在超前进位加法器基本单元电路及其组合方案优化设计的基础上，将微电子工艺水平制约下的速度、面积、功耗约束经分析归纳转化为超前......
为提高长加法器的运算速度,扩展操作位数,提出了一种加法器结构——混合模块顶层进位级联超前进位加法器（TC2CLA）.该结构将层数Mj〉1......
该文通过LabVIEW构建虚拟的硬件实验平台,该平台具有易于使用、方便维护、价格低廉等特点。作为具体实例,该文实现了一个基于LabVI......
针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点......
高速乘法器在数字信号处理等方面具有重要的应用价值，而且正成为许多高速电路设计的瓶颈。目前大多乘法器是在针对具体工艺的技术上......
传统加法器在处理多操作数累加时，必须进行多次循环相加操作。针对该问题设计5操作数并行加法器及其高速进位接口。电路采用多操作......
针对数字信号处理领域复数运算的要求．实现了一种16位高速高精度复数运算的通用CORDIC处理器。电路采用半定制设计流程，在200M时钟频......
通过对计算机加法器的研究,从门电路标准延迟模型出发,在对超前进位加法器逻辑公式研究的基础上,在主要考虑速度的前提下,给出了超......
忆阻器作为第四种基本电路元件,具有功耗低、尺寸小、非易失性等优点,能降低传统电路的功率消耗,减少电路的面积,提高电路的整体性......
从门电路标准延迟模型出发 ,在超前进位加法器单元电路优化的基础上 ,给出了超前进位加法器延迟时间公式 ,阐明了公式中各项的意义......
电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位......
加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等......
描述了超前进位加法器的一种优化设计。在结构上采用按4位分组进行超前进位的方法达到并行、高速的目的。为了在高速运算的同时降......
设计了一种用于频率为200 MHz的32位浮点数字信号处理器(DSP)中的高速乘法器。采用修正Booth算法与Wallace压缩树结合结构完成Carr......
数字信号处理器(Digital Signal Processors,DSP)是一种用于数字信号处理的嵌入式微处理器,被广泛应用在现代通信、图像处理和雷达......
光计算机是未来的新一代计算机。利用它可以实现高速、并行计算。光学矢量-矩阵乘法器是光计算机中最基本的一种功能部件。本文研......
通过混合SETMOS电路设计来代替环境适应性不高的纯单电子晶体管电路,并在此基础上构建了一种新的混合超前进位加法器。首先利用SET......
为保证硬件设计的正确性，提出了对硬件设计组合验证的新方法．该方法在命题投影时序逻辑的统一框架下，实现对硬件系统行为的建模，对所期......
介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 ......
本文研究的是基于PowerPC体系结构超标量X型微处理器中的整数运算单元。整数运算单元是X型微处理器的核心单元，承担起整个芯片关于......
设计一种Ling选择进位加法器，组间采用Ling进位代替传统的进位，利用内部连线与节点扇出平衡的并行前缀逻辑产生进位机制，并对通常的进......
