功耗延迟积相关论文
为了实现高性能的加法器,提出了面向功耗延迟积(PDP)优化的混合进位算法.该算法能快速搜索加法器的混合进位,以优化PDP.采用超前进......
提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网......
针对现有＂与/异或＂（AND/XOR）复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过......
本文分析了静态CMOS逻辑开关在模/数混合集成电路中的开关特性、噪声特性和功耗及功耗延迟积等性能的影响,并用电流控制逻辑结构代......
在深亚微米集成电路中,浅槽隔离(STI)效应会影响电路的性能。将NMOS管的源极有源区长度增大后,STI效应的影响会减小,D触发器的功耗......
本文主要进行基于沟道工程技术和栅工程技术碳基场效应管器件以及由此构成逻辑电路的分析和研究。在器件层次,利用非平衡格林函数(......
随着集成电路技术的迅猛发展,特征尺寸不断缩小,电路集成度和工作频率的不断提高,功耗已成为继速度和面积之后,集成电路设计面临的......
