时钟数据恢复相关论文
随着串并接口（Serializer/Deserializer,Ser Des）技术的快速发展,有线通信设备对于Ser Des传输数据的速率和质量要求越来越高,影响高......
随着网络通信技术和集成电路制造工艺水平的不断提高,系统间的信息交换变大。传统的并行传输接口技术传输数据时,具有抗干扰能力弱......
近年来,图像的实时传输广泛应用军事、航空、医学、通信等各个领域[1]。如今,随着高速图像传输应用场景的增加,图像实时传输系统的......
在目前的100Gbps光纤骨干网中,DP-（D）QPSK调制格式因其频谱利用率高、色散容限高、抗非线性效应能力强等特性成为主流调制格式。相应......
本文根据DVI1.0规范要求对DVI接收器进行了研究与设计。 作者独立设计了数字锁相环电路和帧定位电路，完成了串行数据的并行......
PON自从在20世纪80年代被采用至今已经历几个发展阶段，电信运营商和设备制造商开发了多种协议和技术以便使PON解决方案能更好的满足......
光纤接入市场的升温,给下一代光线接入技术带来快速发展的机遇。无源光网络(PON)为光纤到户(fiber-to-the-home,FTTH)提供了一种低......
LVDS技术是一种低振幅差分信号技术,也是一种信号传输模式。LVDS技术具有速率高、抗噪声性强以及功耗低等多个优点。它具有高效的......
示波器,被称作是工程师的眼睛,能够帮助通信领域的工作者直观快速地了解被测信号的质量情况。近年来,随着高速串行通信技术的广泛......
近年来随着通信数据量的不断增加,通信系统对编码稳定性的要求和速率也不断提高,而20世纪60年代提出的LDPC低密度奇偶校验编码、解......
设计了一款工作速率为1.25~3.125 Gb/s的连续可调时钟数据恢复(CDR)电路,可以满足多种通信标准的设计需求。CDR采用相位插值型双环......
为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不......
介绍了Analog devices推出的用于光网络应用中时钟和数据恢复(CDR)ADN2817的主要特点,并设计了基于ADN2817的光信号速率自动识别,......
提出了一种双支路无力切换结构信息与通信学院2.5GB/s NRZ码的时钟恢复电路。整个电路由鉴相器、鉴频鉴相器、电荷泵、环路滤波器......
文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0．6μm BiCMOS工艺实现．最高工作频率为400M~，主要由时钟数据恢复、......
为改善系统由于非线性Bang-Bang鉴相器的引入而导致的系统非线性,提出了一种改进型数字环路滤波器,能够根据相位误差的大小,自动调......
在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路，该电路采用四级环形结构，其中心工作频率为1.25GHz，版图面积为50μm&......
HyperTransport高速集成电路的互连技术。本文针对HT30的裕量测试提出了基于BERT的测试方法，基于数理统计分析，通过调整接收端的CDRs......
设计一种超低功耗、适用于脉冲位置调制的时钟数据恢复电路.通过对电荷积分,将窄脉冲的时间间距转化为电压,可便捷地恢复精确同步......
引言 许多应用和设计采用了基于时钟数据恢复(CDR)的收发器来实现互联数据传送。在目前的数据节点上，1至3．2 Gbps速率的设计和协......
现代高能物理实验中，对时钟系统有着精度和稳定性的要求。高速串行通信技术，因其能够在进行数据传输的同时进行时钟数据恢复而得到广......
提出了一种连续速率的时钟数据恢复(CDR)电路,可覆盖500Mbps到4Gbps数据率。该CDR电路在130nm互补金属氧化物半导体(CMOS)工艺下实......
设计了一种利用FPGA的可编程输入延时单元（IDELAY）和锁相环输出同频多相时钟结合的4倍过采样高速时钟数据恢复电路。可在较低频率同......
提出了一种适用于射频电子标签的时钟数据恢复电路，在电路中提出了一种适用于NRZ数据的新型鉴频鉴相器电路和自适应控制单元，能动态......
针对高速（Gbit/s）串行数据通信应用，提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器，实现了频......
研究光突发交换(OBS:Optical Burst Switching)网络中边缘节点收发卡的设计与实现,在FP-GA内部设计实现了基于空间过采样技术的百......
采用标准0.13μm CMOS工艺,设计了一种基于相位插值器的1/4速率时钟数据恢复电路,并将其应用于千兆以太网的SerDes收发器。该电路......
介绍了时钟和数据恢复器件ADN2814的主要性能、内部结构和引脚功能．给出了ADN2814在信号传输中的应用电路，同时介绍了系统中时钟和数......
提出一种可在星载设备上进行高速串行通信的收发器IP核方案。包括整体结构的设计,关键技术的原理及实现,IP核的测试及仿真。该IP核......
根据模拟集成电路系统级和行为级快速验证的需求,针对一种穿戴式超宽带射频接收前端的500 Mbps的时钟数据恢复电路（CDR）进行设计.传......
时钟数据恢复与解复用电路是串行通信系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。本文改进了传统的双环时钟......
设计了一种实现DVI（digital visual interface）数字视频信号接收器的新型时钟数据恢复电路.通过在过采样电路和数字锁相环之间增加弹......
介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样......
为了有效降低传统电荷泵电路的充放电过冲电流,提高电荷泵输出控制电压的稳定性,提出、设计并实现了一种高速低过冲的电荷泵结构,......
锁相环广泛应用于电信、光收发器、数据存储局域网以及无线产品中,提出了一种新颖的应用于时钟数据恢复的锁相环设计,包括鉴频鉴相......
提出了一种基于传统电荷泵锁相环结构的时钟数据恢复电路.采用一种适用于NRZ数据的新型鉴频鉴相器电路,以克服传统鉴频鉴相器在恢......
高性能的通信质量要求高稳定性和高精度的时钟,然而在传输过程中不可避免会出现时钟的抖动。这些抖动就给传输带来了偏差,因此,对......
设计一种带有滤波整形电路的盲过采样时钟数据恢复电路.该电路主要由并行过采样、同步调整、滤波整形、鉴相编码和数据选择等模块......
分析了应用于时钟恢复电路中的相位插值器．为相位插值器建立了数学模型并基于模型对相位插值器在数学域进行了详细的分析．分析结果表......
为了满足现在大型核物理实验中数据传输的需要,设计了一种基于RS-485、异步串口通信协议的长距离数据传输系统;系统采用现场可编程......
采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,C......
针对利用灵活光网络(FlexO)技术实现超100 Gbit/s业务传输过程中存在的时钟数据恢复问题,文章基于锁相环频率合成器,设计实现了一......
随着音频、视频、多用户终端等高度综合化业务在航空航天领域的应用,传统的RS422、1553B等总线所提供的数据带宽已难以满足传输高......
在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用......
本文针对10 Gbase-KR的应用场合,设计了一款基于相位插值器的二阶CDR,通过对其进行线性建模分析,折中抖动容忍、锁定时间以及抖动......
本文试验结果表明：使用光开关能够实现与突发光模块类似的突发光产生效果。另外通过使用无效数据替换包间隙变成连续数据后,再使用......
研究了超高速(10Gb/s)NRZ码时钟数据恢复电路的行为级建模,并采用TSMC 0.18μm CMOS工艺进行了电路级仿真。......
