测试应用时间相关论文
随着先进电路设计以及最新制造技术的应用,大量IP核能够集成到片上系统。保证半导体产品的可靠性和高品质,仍然是片上系统测试的主......
集成电路(IC)工艺和设计方法的提高,在单个芯片上集成多个芯片实现更为复杂的功能成为可能,系统芯片(SOC)集成技术在这种背景下应......
NoC（Network-on-Chip）中的异构IP核互连架构导致其测试应用时间过长，并行测试技术成为解决这个问题的最佳方案．本文提出了基于NoC架构......
为了减少测试数据的存储需求并降低测试应用时间,提出一种以折叠计算为理论的多扫描链BIST方案.首先利用输入精简技术在水平方向上......
本文针对集成电路测试应用时间长，导致测试费用高的问题，提出了用有限扫描操作代替全扫描操作的有限扫描集成电路测试生成方法。通过......
为了减少测试应用时间并保证高测试数据压缩率,提出一种选择序列的并行折叠计数器。在分析并行折叠计算理论的基础上,通过记录表示......
针对基于相容类加权的扩展相容性扫描树构造算法在生成相容类时存在的问题，对其进行3个方面的改进：选取包含X的扫描单元，选取度更小的......
超大规模集成(VLSI)电路产品的开发流程主要包括设计、制造、测试和封装四个步骤。测试是芯片产品规模化生产的重要环节,其目标是......
全扫描设计通过提升电路的可控制性和可观察性,大大降低了测试生成的复杂度,被认为是最有效的可测性设计方法之一。全扫描设计中的......
并行测试是系统芯片(System on Chip,简称SOC)测试中最有效的方法之一,其调度算法成为研究的热点。调度算法研究的主要目的是提高......
如今,数字系统已经广泛应用于生活中的各个角落。而对于各种数字系统,集成电路是其中最关键的部分。近几十年来,随着超大规模集成......
