确定性测试相关论文
扫描链阻塞技术可以有效地降低电路测试时的峰值和平均功耗,但是扫描测试应用时间有所增加。为了解决这一问题,通过有效利用测试向......
针对超前进位加法器(CLA),提出了一种高效的BIST架构.这种新的架构结合了确定性测试和伪随机测试的优点,并避免了各自的短处.同时,......
提出了一种片上系统内嵌IP芯核测试响应的空间压缩方法.将内建自测试中的测试矢量(样式)计算器状态作为空间压缩器的输入,只需利用......
大规模高密度的集成电路在测试中面临着测试数据量大、测试时间长和测试功耗高的问题.为此提出了一种基于随机访问扫描（random acce......
为进一步降低测试功耗及测试应用时间，提出一种基于扫描链阻塞技术且针对非相容测试向量的压缩方法。该方法考虑前后2个测试向量之......
