时钟和数据恢复电路广泛应用于光纤通信系统、芯片互连及一些存储器接口中，对时钟和数据恢复电路的研究有着重要意义。传统的时钟和数据恢复电路设计方案包括基于锁相环设计实现和基于延迟锁定环设计实现，前者在时钟恢复领域中仍处于支配地位，后者由于具有锁定时间短、设计周期短，低成本等优点，受到的关注逐渐增强。　　 本文设计了一款面向USB物理层接口应用环境的全数字时钟和数据恢复电路。在分析USB2.0协议和UTMI协议的基础上确定了本文电路结构：本文时钟和数据恢复电路基于延迟锁定环设计实现，采用时数转换电路实现快速锁定。延迟线和时数转换单元采用全定制设计方法实现；而其他子电路采用verilog硬件描述语言设计实现。其中，与通常缓冲器结构延迟线不同，本设计延迟线采用伪差分结构，可以实现一个非门的分辨率；对于时数转换电路中的建立时间违规现象，文中采用灵敏放大器型触发器以改善时数转换电路的亚稳态特性。采用DC完成逻辑综合，采用Astro和Virtuoso完成版图设计，采用Calibre完成物理验证。　　 本文设计采用SMIC18_1P6M CMOS工艺实现，工作电压为1.8V。采用216伪随机数序列完成后仿真验证，结果表明：时钟和数据恢复电路锁定时间为6个比特、锁定后时钟峰峰值抖动小于70ps、延迟线或时数转化电路分辨率为40-65ps；延迟线和时数转换单元电路面积为0.02mm2，功耗为1.02mW；时钟和数据恢复电路面积为0.21mm2，功耗为15.2mW。本文设计满足USB协议中描述的锁定时间要求，达到预期目标。