论文部分内容阅读
随着半导体制造工艺和集成电路设计能力的不断进步,系统级芯片对存储器的需求越来越大。据预测,到2014年,片上系统(System On a Chip, SoC)中约94%的硅片面积将被具有不同功能的存储器占据,嵌入式存储器将成为支配整个系统的决定性因素。为提高成品率,对嵌入式存储器实施内建自修复成为急需解决的课题。本文主要研究内建冗余分析算法,以及纠错码在嵌入式存储器修复中的应用。在冗余分析算法方面,改进了传统的CRESTA算法,使用一个深度有限的位图收集故障信息。当执行串行CRESTA算法时能够直接从位图中读取故障信息,避免反复执行BIST算法,在很大程度上缩短了冗余分析时间;另一方面,使用纠错码修复存储器中的单故障。当采用码率大于1/2的纠错码修复单故障时,校验位的长度小于冗余行的长度,节约了面积开销。此外,为了能更好地测试故障,改进了内建自测试系统中的个别模块:选用LFSR取代传统的二进制计数器,这种地址发生器面积开销小、工作速度快;研究了可编程的内建自测试控制器,此电路可以根据用户的选择实现四种March算法,为内建自测试的移植和复用提供了灵活性。以上所有电路的设计均应用VHDL语言实现,并利用ModelSim仿真软件完成时序仿真,验证了设计方案的可行性。实验结果表明,与传统方法相比,改进后的方法可以缩短冗余分析时间、减小面积开销、提高芯片的最大工作频率。本文的研究工作受到国家自然科学基金(60374008, 90505013, 60871009)与航空科学基金(2006ZD52044)的资助。