可调试设计(DFD,Design-For-Debug)是SoC设计中一项重要内容。近年来,嵌入式系统对芯片性能要求的不断提高,导致SoC集成度和复杂度不断增加,同时也为嵌入式调试技术带来了诸多挑战,主要表现在大量信号观测需求与有限硬件资源之间的矛盾、多核系统中并发行为的调试需求以及调试组件的可控性设计。由于系统总线是多核SoC中实现各模块通信功能的一个重要组件,其内部传输信息可以反映系统中各模块间的交互和并发行为,因此针对上述问题,本文基于系统总线对片上跟踪调试技术进行了研究,以满足复杂多核SoC的系统分析和调试需求。本文在详细分析了多核SoC调试需求之后,首先针对非入侵性和可观测性需求,对总线跟踪调试的数据通路进行了研究与设计,其整体结构包括总线信息采集模块、跟踪数据压缩模块、跟踪数据存储模块和跟踪数据导出端口。对于跟踪信息的获取,本文针对两种通用片上总线互联架构进行了研究,并以应用最为广泛的AHB和AXI总线为研究案例进行了总线信息采集方案的研究与设计。为缓解片上存储压力,本文对总线信息进行了压缩处理,并针对环形缓存的循环存储机制提出了一种反向编码算法,实现了跟踪数据的反向编码压缩,通过仿真案例验证,文本的数据压缩设计对AHB总线跟踪数据可以实现43%的压缩比率,对AXI总线跟踪数据可以实现36%的压缩比率。为实现跟踪调试的可视化功能,本文通过软件设计将总线传输行为和系统交互行为以列表和图形的形式进行展现。其次,针对多核SoC调试的可控性需求,本文对总线跟踪调试的控制单元进行了研究与设计,其整体结构包括JTAG调试接口模块、跟踪控制模块和APB总线。本文在复用JTAG端口引脚的基础上,通过增加跟踪调试指令及相关数据寄存器完成了JTAG调试接口的设计。跟踪控制模块作为APB总线的主设备,通过访问APB总线完成对各跟踪调试组件相关控制寄存器的配置,从而实现对总线跟踪调试功能的控制。此外,本文还设计了两种跟踪触发模式,以控制跟踪调试功能的启动和终止,并针对Crossbar互联架构总线设计了跟踪源配置寄存器,用于从数据源维度上控制跟踪数据量。最后,本文对总线跟踪调试设计进行了功能评估和实例分析。搭建了一个基于RISC-V处理器的八核SoC系统,并将总线跟踪调试设计集成到该多核系统进行了数据级、事务级和行为级跟踪功能的评估,此外还利用这三种跟踪功能对多核SoC中的交互行为和并发行为进行了性能分析和实例研究。