逻辑功效相关论文
设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩......
本文讨论了cmos门电路延时时间的估算模型，介绍了逻辑功效对逻辑门电路的优化方法，在确定的工艺条件下，根据电路要求，可以快速确定最优......
逻辑功效法延时估算是由Sutherland IE提出的，可以在设计初期快速估算逻辑门和逻辑电路的延时，减小逻辑电路设计的难度。但是，随着深......
随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统的设计成为了设计者们所关注的焦点。在微处理器特别是......
