扫描测试相关论文
随着集成电路工艺尺寸不断的缩小和产业化进程的加快,对芯片的测试要求也越来越高,可测试性设计（Design for Test,DFT）已成为芯片设......
自石墨烯被发现之后，二维材料因其优异的性质带来了很多新的研究热点，其中就包括基于悬浮二维材料的纳米机械系统。悬浮二维薄膜质量......
伴随着半导体工艺制造水平的不断进步,电路复杂度、单位面积管子个数和工作频率的不断提高,电路正常工作时的功耗问题不再是集成电......
本文主要论述了一种计算机辅助的天线近场测量分析仪系统的结构、控制系统的硬软件结构设计及实现方法，并给出了有关的测量数据。结......
随着集成电路制造技术的快速发展，系统芯片SOC(System on Chip)正逐渐变成现实，它采用基于IP(Intellectual Property)的设计方法，在单......
集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向。此次设计基于一款电......
随着IC设计的不断发展,SoC由于其可重用性而被广泛应用,这使得可测性设计(DFT)也被提高到系统级的高度.从顶层模块考虑,必须对不同......
针对胚胎电子细胞阵列中测试结构和故障检测定位方法受电子细胞和阵列结构限制较大,故障检测和定位能力有限,硬件资源消耗大等问题......
美国《赫芬顿邮报》10月24日报道,美国《神经病学》杂志刊登德国一项新研究发现,吃太多甜食容易导致健忘.而保持较低血糖水平有益......
对FFT处理器提出了一种采用扫描的内建自测试方案.该方案充分利用FFT结构上的规则性,采用扫描的可测性设计,不需要对处理器内部基......
提出了一种有效降低扫描测试功耗的设计方案．通过增加逻辑门结构来控制测试向量移入阶段扫描链上触发器翻转向组合逻辑电路的传播．同......
提出了一种通过电压控制来实现扫描测试低功耗优化的方法（压控法）．该方法主要采用插入门控晶体管来控制组合逻辑单元供电，从而有效地解......
提出了一种两级扫描测试结构：根据电路结构信息对时序单元进行分组,同组的时序单元在测试生成电路中共享同一个伪输入;将时序单元划......
SOC(片上系统)由于设计周期短、可重用性好、可靠性高等优点而被广泛应用.对于DFT(可测性设计),SOC的规模及复杂性带来了诸多挑战,......
提出了对同一时钟域中寄存器的测试操作进行划分的方法来降低测试峰值功耗,并且这种划分不需要重新生成测试向量,支持划分前生成测......
DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进......
当工艺进入到超深亚微米以下，传统的故障模型不再适用，必须对电路传输延迟引发的故障采用延迟故障模型进行全速测试。给出了常用的延......
本文基于电路分割的思想提出了一种低功耗扫描测试方法。该思想主要是将原始电路分成不同的几部分，每个部分能够单独进行扫描测试，通......
VLSI的发展特别是SoC的出现,对混合信号测试的研究提出了紧迫的要求.结合系统级芯片的可测试性设计技术所面临的技术难点,本文着重......
随着经济社会的发展，人们对消费类电子的多媒体功能要求越束越高；这极大促进了SoC中混合信号工艺的运用，但是随之而来的是SoC在测试上......
混凝土介质在施工和使用过程中会出现不同类型的结构隐患,因此在后期维护中需要对其进行高精度检测.常规的测试技术包括地震波和雷......
一个全面的安全团队不仅能够对事件和漏洞利用提供响应措施，还能够积极配合内部信息系统团队来打造一个积极主动的软件安全态势。用......
本文介绍了一款基于65nm工艺的数字处理芯片的可测性设计，采用了边界扫描测试，存储器内建自测试和内部扫描测试技术。这些测试技术的......
芯片测试模式下功耗过高的情形会极大地降低芯片良率,已经成为越来越严重的问题.针对此问题,本文提出了一种降低测试功耗的设计方......
详细介绍了电机驱动芯片的基本构成及工作原理,通过原理图的设计和PCB的绘制,实现了对电机驱动芯片的扫描测试。讨论了电机驱动芯......
基于量化组合逻辑门延迟思想和扫描测试的方法,提出了一种适用于FPGA硬件模拟单粒子瞬态效应的门级注入模型.该模型考虑了电气掩蔽......
在飞机、导弹和雷达等武器装备中，电子设备的性能已经成为其作战效能的决定因素，而其电子设备的可靠性、可维护性则是影响其作战使用......
为了满足学校科研对实验系统高效率、高智能和对测试结果的高准确度要求，摈弃传统毫米波成像模式，采用LabVIEW为编程语言，开发了一套......
在扫描测试设计时，因电路行为的不同需采用不同的扫描单元，LSSD（Ievel-sensitive scan design）正是一种非常适合于电平敏感型电路的扫......
随着芯片规模的不断扩大,设计和制造过程中所产生的各种问题都导致芯片测试的难度和成本越来越高,传统的测试模型和测试方法显得难......
本文提出了一种基于MOS工艺拉偏实验的大型SOC(System-On-Chip)的扫描测试方法的研究。针对于硅CMOS工艺进行参数拉偏,测试不同参......
提出一种适用于多ATE(Automated Test Equipment)扫描测试时钟的时钟结构,并在此结构下,以各ATE时钟下两两功能时钟间的时序路径数......
随着片上系统(System-on-a-Chip,SoC)的集成度以及设计复杂性的提高,芯片测试遇到了巨大的挑战。一方面IP(Intellectual Property)......
现代靶场测试中,自动报靶技术在武器测试等方面有着广泛的应用,它一直是各国对于靶场测试技术研究的热点及重点。国内现有的自动报......
随着集成电路规模的迅速增大，巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对......
超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片（SoC）设计方法使测试面临新的挑战，需要研究开发新的测试方法和策略。介绍了可......
随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，低功耗系统的设计成为了设计者们所关注的焦点。在微处理器特别是......
随着数字集成电路设计复杂度和集成度的不断上升，单位面积晶体管数目急速增长，测试向量的数目也急剧增加。伴随而来的是更高的测试频......
COMS器件进入超深亚微米阶段，集成电路向高集成度、高速度、低功耗发展。芯片工艺复杂度和设计复杂度的提高，使得芯片的测试问题变得......
集成电路（IC）广泛应用于各行各业，是计算机、数字家电等电子设备的“心脏”。随着集成电路的规模越来越大，结构越来越复杂，集成电路的测......
利用SGI40-125AAA型程控直流电源、PCI-GPIB卡、电压表、功率计表以及光谱仪等建立高功率半导体激光器测试系统,并在LabVIEW环境下......
介绍了一款数字音频广播基带解码芯片的可测试性设计,主要包括扫描测试(Scan Test)、存储器内建自测试(BIST)和电流测试。为了提高......
