ESD保护电路相关论文
本文通过设计ESD测试芯片,验证四种ESD防护技术及其组合.芯片的整体构架采用锁相环加状态机的测试结构,最后流片采用DIP20封装.......
介绍了 ESD保护结构的基本原理 ,并提出一个基于 CMOS工艺用于 IC卡芯片的保护电路。讨论了一些重要的设计参数对 ESD保护电路性能......
CMOS工艺技术缩小到深亚微米阶段,电路的静电(ESD)保护能力受到了更大的限制.因此,需要采取更加有效并且可靠的静电放电保护设计.......
从电路设计的角度，介绍了混合信号IC的输入、输出、电源箝位ESD保护电路。在此基础上，构建了一种混合信号IC全芯片ESD保护电路结构。......
详细分析了一种基于深亚微米CMOS工艺输出单元电路结构，并对其三个基本模块：输出驱动、电源噪声抑制和ESD保护进行了深入研究。综合......
详述了目前用于亚微米ＣＭＯＳＩＣ的静电放电保护方法，比较了它们各自的特点，并详细阐述了栅耦合ＰＭＯＳ触发／ＮＭＯＳ触发横向可控硅ＥＳＤ保护电路的工作原理。......
本文简要地回顾了ＣＭＯＳ电路芯片上ＥＳＤ保护电路设计技术发展概况，给出了在中小规模、大规模及超大规模各阶段的ＣＭＯＳ电路芯片上ＥＳＤ保护电路的主流技术......
ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,MOS器件的栅氧化层面积小、厚度薄,因此在测试、封装和应用过程中,来自人体......
非接触智能卡芯片在生产加工过程中不可避免地会产生由于静电放电(ESD)原因导致的失效.收集失效样品并进行分析,并最终确定失效模......
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计......
集成电路工艺发展到深亚微米阶段,器件的物理尺寸日益减小,芯片的可靠性设计面临的问题越来越复杂。为缩短研制周期,节约成本,应在......
提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高......
本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。......
基于CSMC 2P2M 0.6μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M的0.6μm CMOS工艺的工艺库（06mixddct02v24......
主要介绍了人体的静电模型和IC中ESD（Electric Static Discharge）保护设计的防护电路以及注意事项，包括输入端口两级ESD保护结构和版......
随着MOS器件栅氧化层变薄,栅的击穿电压下降,这使得ESD对集成电路的影响变大;同时在高速混合信号IC领域,高健壮度的ESD保护电路所......
随着现代集成电路的发展,工艺特征尺寸越来越小,氧化层越来越薄,集成电路抗静电能力也越来越差。对于深亚微米工艺集成电路来说,静......
