折叠计数器相关论文
基于IP核复用的系统芯片SoC是超深亚微米和纳米阶段的代表性产品，它不论在开发周期，还是在系统功能、性能方面，都体现出无可比拟的优......
提出了一种基于扫描自测试的确定与混合模式新方案 ,这种方案依赖于一个新型的模式生成器 ,它主要配备一个可编程的约翰逊计数器 ,......
提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距......
大规模高密度的集成电路在测试中遇到了测试数据量大，测试时间长等问题。对此，本文提出了一种带有折叠集的完全测试方案。该方案利用......
该文提出了一种基于折叠关系压缩方案,该方案是利用折叠技术,将SOC芯片中芯核的测试数据整体进行折叠关系的判断,并且能够根据是否......
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一......
为压缩内建自测试（BIST）期间所需测试数据存储容量，提出了一种新的基于测试数据两维压缩的BIST、方案。建议方案首先使用多扫描链相容......
提出了一种利用折叠计数器特点,基于完全测试集的低功耗测试方案。方案先用几个相关性很好的折叠集测试电路中大部分的故障,然后直......
随着集成电路工艺的进步及集成度的提高，特别是片上系统SoC的出现，越来越多的IP(Intellectual Property)核被集成到一个芯片上。这使......
超大规模集成电路已经展到了深亚微米系统芯片阶段。随着生产工艺的改进,电路的集成度还在不断的提高。由于超大规模集成电路晶体......
随着集成电路集成度的增加，越来越多的功能块可被集成到一个芯片中，被称为片上系统(SoC)。这就造成了在测试生成方面难度的增加和大......
随着芯片规模和工作频率迅速增长,尤其是系统芯片SOC的出现,由于嵌入了各种芯核(core),使得测试数据上升,而被测试芯核又难以进入,......
超深亚微米技术的应用使得芯片的集成度大幅提高,集成电路设计正快速地向系统芯片SoC(System-On-a-Chip)设计方法转变,逐步地将各......
随着集成电路的设计趋势正在快速的朝向片上系统SoC(System-on-a-Chip)设计方法的转变,逐步的将各种预先设计和验证的芯核集成在一......
