Adder相关论文
An addition is a fundamental arithmetic operation which is used extensively in many very large-scale integration (VLSI) ......
论文的主要内容分为五章，第一章主要介绍了组合理论的重要分支——组合设计的有关知识.第二章就一类特殊的设计——双正交准可分解......
以Toffoli门族为基础,采用ESOP综合方法设计了一种4位可逆二进制加/减法器。引入了“共享控制位提取”的优化方法,并提出一种“传......
At the present 50 to 100 microseconds are necessary for a liquid crystal to change its state from opacity to clarity; 1.......
设计了一个与静态电路兼容的64位动态加法器，采用嵌入逻辑的动态触发器，以及多相位时钟技术，实现了与上、下级静态电路的接口．在加法器......
本设计是针对某种体积小、运算速度和性能要求很高的特殊场合设计的32位浮点矩阵乘法运算单元，采用VHDL硬件描述语言，并在FPGA上实现......
通过分析传统计算机组成原理实验的不足，提出利用Simulink仿真来模拟进行实验的思路，使学生可仅利用少量的新知识便能进行组成原理的......
以浮点加法器的算法设计和结构映射为例,讨论了如何进行面向对象的ASIC系统的设计,并给出浮点加法器部分模块的VHDL描述.......
以IEEE754标准格式中的单精度格式为标准，进行浮点加法器的设计。SystemC作为一种基于C＋＋语言的新型硬件设计语言比较原有的HDL语言在......
对于VLSI中具有邻域子空间的电路模块，提出了一种高效测试生成方法。利用该方法得到了行波进位、超前进位加法器的测试生成，并予以了......
流水线技术是设计高速数字电路的一种最佳选择之一,对其实现原理作了较形象的阐述.针对加法器在DSP中的重要作用,对流水线加法器中......
通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一......
运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控......
复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积。通过分析复数加法的运算过程,将计算过程流水化......
通过分析MCML结构的设计方法,设计了高速低功耗四位并行加法器,采用TSMC 0.25 CMOS标准工艺完成设计.该电路工作频率达到1GHz,功耗......
从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前......
提出了一种改进进位运算的32位稀疏树加法器。在对现有稀疏树加法器使用的进位运算算子“o”进行深入探讨的基础上，对该算子的表达......
提出了一种6个加数的并行加法器及其接口扩展的研究方案．论述了所提新型加法器的工作原理和过程，同时描述了接口扩充思想．最后，采用MAX......
在RSA密码体系中，常用Montgomery算法进行快速模乘运算，该文提出了一种Montgomery模乘算法的硬件改进方案．该方案通过减少一个加法器......
加法器是一种用作加法运算的电子产品,在人们生活中适用性比较广泛,本次设计是用单片机来设计的两位十进制加法器.该设计系统是以S......
本文通过设计数字电子技术课程综合实训项目，达到综合运用数字电路知识的目的。这套实训项目涵盖的知识面广，具有很强的实际运用意义......
提出了一种稀疏树加法器,该加法器基于并行前缀加法器,以预处理和后处理阶段的面积和延迟换取并行前缀进位阶段的面积和延迟,可针......
对数字电路中的功耗产生机理进行了分析,根据此原理,利用Verilog硬件描述语言编写了一个门级功耗模型,并将他应用到3种不同结构的......
介绍了一种用于校正定时电路时基信号的方法,基于VHDL硬件描述语言来设计与实现,并给出了主要VHDL原代码和仿真波形图.......
三相电源作为一种常用的测试设备,被广泛地应用于生产实际中.他可将市网的(AC)220 V转换为满足被测试设备需求的供电信号形式.在设......
平方根算法是科学计算和工程应用中的基本运算之一，然而由于此算法的复杂性，因此用FPGA很难实现。一般的平方根算法，使用一定量的迭代......
从时序控制的角度出发，研究提高加法器性能的方法。在研究前置进位加法器的算法和结构后，又对多米诺电路的时钟控制技术进行深入分析......
在实际应用中,组合电路的设计有很多不能由一般步骤设计出电路,而是要根据每个问题的具体情况,分析它们的各自特点,寻找出解决问题......
本文提出了一种有效的高速乘法器结构,该结构具有连线简单、速度快的优点,阐述了用传输管实现的串行进位加法器、存储进位加法器(C......
基于算术加法测试生成,提出了VLSI中加法器的一种自测试方案:加法器产生自身所需的所有测试矢量.通过优化测试矢量的初值改进这些......
提出了一种基于方块超前进位的快速进位跳跃加法器。该加法器的跳跃方块采用不等尺寸的二级方块超前进位逻辑，其可变的方块尺寸缩小......
设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器.该乘法器采用MBA算法和基于4:2 compressor的树型结构完成Carry Save形式......
从逻辑关系上优化了进位旁路加法器中的进位旁路电路,并采用差分串联电压开关传输门（DCVSPG）逻辑电路实现。该方法解决了传统静态曼......
可逆逻辑的极低能耗特征使其在低功耗电路、量子计算机等领域具有重要的应用价值。提出了一种新型的三变量可逆逻辑门，可以完成择多......
本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。该方法对原测试矢量进行伪格雷码编码,优化被测电路的开......
本文介绍了用原理图输入方法设计一款图象处理ASIC芯片中乘加单元的核心运算部件--32 位超前进位加法器,出于速度(时延)和面积折衷......
乘法器是数字信号处理中非常重要的模块。本文首先介绍了硬件乘法器的原理,在此基础上提出了硬件乘法器的设计方法,最后再利用EDA......
多媒体处理经常包括许多乘加操作.给出了一种新型的适用于多媒体处理器的MAC单元的设计,它用两个8b×8b的乘法器来完成3种不同......
设k,λ,r,和u为正整数.区组大小为k,指数为入,重复数为r,元素个数为u的广义Kirkman方,GKSk(u;1,λ;r),是定义在u元点集V上且满足下......
