bist相关论文
数字高清晰度电视(Digital HDTV)作为第三代电视标准，已成为当今世界高技术竞争的焦点，对世界的政治、经济和文化将产生巨大而深远的......
软件内建自测试摈弃了传统的独立的手工测试方法,提出在软件开发过程中通过模板与程序开发人员交互得到有用的测试信息并将其保存......
软件测试是软件质量保证的关键元素,并代表了规约、设计和编码的最终评审.一方面,软件系统作为系统元素的可见性不断增加,而且软件......
Satellite geodesy is capable of observing glacier height changes and most recent studies focus on the decadal scale due ......
文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的BIST测试生成器设计方案,该方案在原始线性反馈移位寄存器的基础......
介绍了“龙腾”52微处理器测试结构设计方法,详细讨论了采用全扫描测试、内建自测试(BIST)等可测性设计(DFT)技术.该处理器与PC104......
针对ADC(模数转换器)静态参数中积分非线性参数测试的问题,提出了一种快速测试的内建自测试方案。该方案利用数字谐振器和Σ-Δ调......
In this paper a new scheme for mixed mode scan-based BIST is presented with complete fault coverage, and some new concep......
This paper describes a test architecture for minimum number of test configurations in test of FPGA (Field Programmable G......
介绍了SoC片上嵌入式微处理器核的一种测试技术——片内测试（BIST）。讲述了片上系统的由来以及两个重要特点。与传统的测试方法比较......
文章提出了一种硬件开销小的降低测试功耗的折叠控制器设计方案,该设计方案在原有折叠控制器的基础上只需对其中的折叠索引计数器......
本文为了解决高速串行数据接收器专用集成电路的测试难题．提出了针对该高速工作的集成电路的测试方案．并设计了可行的测试电路．通过添......
由于科学技术的快速提高，单一芯片中所包含的晶体管的数目越来越多，相对造成了芯片可测试度的降低．以及测试成本的增加。传统的基于扫......
文章提出了一种简单有效的双矢量测试BIST实现方案,其硬件主要由反馈网络可编程且种子可重置的LFSR和映射逻辑两部分构成.给出了一......
针对组合电路测试数据量大的缺点，提出了一种基于LFSR种子重播的组合电路测试方法，该方法利用内建自测试技术自动生成测试矢量，并利用......
针对LS-DSP中嵌入的128kb SRAM模块,讨论了基于March X算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测......
针对内建自测试移相器，提出了一种基于逻辑仿真移相器设计和改进的快速算法。只需对几阶LFSR（Linear Feedback Shift Register）进行2^......
测试生成器TPG（Tesl Panern Generation）的构造是BIST（Built—In Self-Test）测试策略的重要组成部分。文章结合加权伪随机测试原理及低......
逻辑簇的边界扫描测试存在一些不可忽视的重要问题。分析了这些问题的影响，提出了相应措施，并介绍了结合BIST技术进行逻辑簇测试的方......
文中提出了一种新颍的SOC芯片BIST方案。该方案是利用相容技术和折叠技术，将SOC芯片中多个芯核的测试数据整体优化压缩和生成，并且能......
针对扫描结构混合模式BIST的特点，文章提出了一种利用双模式LFSR和新型折叠控制器相结合的方法来对基于扫描结构的混合模式BIST电路......
本文提出了一种通过改变线性反馈移位寄存器(LFSR)的结构实现低功耗内建自测试方法.在伪随机测试方式下,随着测试的进行,测试矢量......
随着集成电路设计复杂度和工艺复杂度的提高,集成电路的测试面临越来越多的挑战,内建自测试作为一种新的可测性设计方法,能显著提......
近年来，随着信息化装备复杂度的增加和现场级快速测试诊断需求的增加，迫切需要基于边界扫描的BIST技术；在这种应用模式中，基于边界扫描......
分析了嵌入式双端口SRAM的故障模型，并在此基础上提出了一种新型的针对嵌入式双端口SRAM的BIST结构；它能够有效地测试双端口SRAM，通过......
内建自测试技术源于激励-响应-比较的测试机理,信号可以通过边界扫描传输到芯片引脚,因而即使BIST本身发生故障也可以通过边界扫描......
FPGA市场已经进入极速发展时代，不同的销售商已向市场投入更多更快的FPGA器件。随着FPGA器件的迅速发展，FP-GA的密度和复杂程度也越......
针对用户专用键盘故障排查过程中的低效率问题,文中采用边界扫描法、内建自测试法等对其进行测试性设计改进,使得利用已有的边界扫......
现代数字集成电路因规模庞大而导致测试困难,内建自测试是一种有效的可测性设计技术;由于内建自测试在电路内部设计测试生成与分析......
为降低内建自测试电路中的功耗，在分析内建自测试低功耗设计一般方法的基础上，从提高测试向量之间相关性的角度出发，提出了一种在不损......
提出了一种基于LFSR与MARCHC＋算法的SRAM内建自测试新结构，基于此结构设计了2k×8嵌入式静态存储器（SRAM）的内建自测电路，给出了电......
本文基于星载双基地雷达空间几何关系,给出了星载寄生式SAR系统中小卫星多普勒参数的两种表达形式,进一步给出了与多普勒特性相关......
随着生产工艺的进步和芯片复杂度的增加，SoC芯片的测试问题显得越来越重要，传统的测试方法已不能满足现在的设计要求。文章介绍了基......
预测了由于半导体激光二极管（LD）的准费米能级随LD内载流子密度变化，因而，在调谐外腔半导体激光器的输出功率－振荡频率曲线上出现双稳环......
文章提出了一种基于折叠集的混合模式BIST低功耗设计方案,该设计方案通过对混合模式BIST的优化设计,得到伪单输入跳变的测试向量集......
内建自测试（BIST）是一种有效降低测试开销的技术，在瞬态电流测试中得到了应用。本文给出了一种新型的瞬态电流测试BIST测试生成器设计......
随着集成电路深亚微米制造技术和设计技术迅速发展，系统芯片（SOC）作为一种解决方案得到了越来越广泛的应用。SOC的测试中，内建自测试（Bu......
本文提出了一种基于折叠集的test—per—clock结构的混合模式BIST设计方案，并且进行了低功耗的整体优化设计。该设计方案在电路结构......
提出了一种多频率带有扫描链的BIST方案,用于五口的32×32嵌入式SRAM的可测性设计.分析了多口SRAM的结构并确定其故障模型,在......
时延故障的内建自测试通常需要施加测试向量对，包括多跳变向量与单跳变向量。理论与实践表明，单跳变向量比多跳变向量具有更高的强健......
提出了一种在内建自测试(BIST)中进行部分扫描的算法,此算法综合了电路的结构分析和可测性分析.文中对其原理和实现分别进行了详细......
针对大多数高速数据采集系统仅从数据采集速度、系统架构等不断优化,鲜有设计时考虑系统可测性等具体问题,在不改变布局布线、不添......
在BIST（内建自测试）过程中，线性反馈移位寄存器作为测试矢量生成器，为保障故障覆盖率，会产生很长的测试矢量，从而消耗了大量功耗。在分析......
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试（BIST）作为一种有效的测试技术可以大大地降低测试开销。设计一种用于......
文章简述SOC测试中BIST的优势,结合SOC设计与测试的相关标准,探讨BIST的发展....
低功耗设计呼唤低功耗的测试策略.文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的内建自测试测试产生器方案,该方......
深亚微米技术背景下,嵌入式存储器在片上系统芯片(system-on-a-chip,SoC)中占有越来越多的芯片面积,嵌入式存储器的测试正面临诸多......
提出了一种针对混合信号SoC中ADC的动态参数与静态参数测试的内建自测试方案．由于动态参数和静态参数在同一个测试电路中都能够得到......
