深亚微米工艺相关论文
介绍一种全部由PMOS休眠管实现的双阈值电压多米诺逻辑电路．使用这种电路设计技术，可以同时减小多米诺逻辑电路中的亚阈值漏电流和栅......
随着工艺的发展,功耗成为大规模集成电路设计领域中一个关键性问题.降低电源电压是减少电路动态功耗的一种十分有效的方法,但为了......
本文分析了集成电路功耗的组成,并据此提出了一种基于业界标准单元时序功耗库模型的标准单元功耗特征参数提取的简便方法.该方法可......
采用后布局EDA工具来验证晶片设计,是晶片投产前检查的最后一次机会。选用适当的EDA工具,有助于下决心是否迈出千金一掷的那一步。......
本文采用数值模拟方法，在考虑短沟效应、开态电流、关态电流和开路电压增益等因素的基础上，首次给出ＧＣＨＴ低压工作下（０．８Ｖ）的设计容区图，清晰地反......
本文在介绍ASIC（专用集成电路）与EDA（电子设计自动化）的发展概况之后，指出掌握EDA工具、学会设计ASIC是当代科技对电类大学生的基本要求......
ＶＬＳＩ电路中，深亚微米工艺及多层布线技术的广泛应用使互连寄生效应成为制约电路性能的主要因素，直接边界元素法３－Ｄ寄生电阻电容提取的计算量......
时延驱动的Ｓｔｅｉｎｅｒ树构造算法是时延驱动总体布线的基础．本文首先简介了求解最佳Ｓｔｅｉｎｅｒ树的Ｄｒｅｙｆｕｓ－Ｗａｇｎｅｒ算法．随后通过引入Ｓａｋｕｒａｉ时延模型，提出了直接基于Ｓａｋｕｒａｉ模型的提高线......
ＥＤＡ是现代电子学的标志。本研究对 ＥＤＡ设计方法及其发展进行了综述。
EDA is a hallmark of modern electronics. This study summarize......
介绍了片上系统集成（ＳＯＣ）的概念，重点阐述了系统级设计（ＳＬＤ）所面临的问题及其解决办法，包括必要性、设计划分和设计重用，最后说明了基于平台设计......
甚深亚微米工艺的进展要求在设计和测试方面投入相应资金。设计的基础设施使先进设计能力得以实现是人所共知的，但测试投资往往被忽......
共同建设中国芯片设计产业——IBM 公司科技业务部与中国芯片设计企业IBM 大中华地区科技业务部总经理张烈生很多人在用衰退来形......
尽管FPGA已经存在了很长一段时间,但直到最近的几年,也无法和ASIC进行直接竞争。主要原因就是FPGA具有较少的门级数,较低的运行速......
设计实现了一种应用于IEEE 802.11a收发信机的PLL频率综合器中的可编程分频器.介绍了逻辑综合、版图规划、布局布线等VLSI设计流程......
针对“大规模集成电路设计”课程实践性强的特点,围绕大规模集成电路设计流程和主流EDA工具,构建高效的理论教学内容框架与实践教......
在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并......
随着超大规模集成(VLSI)技术和深亚微米工艺的发展，集成密度急剧增加，工作频率不断提高，已使互连线寄生效应成为影响电路性能的主要因......
在深亚微米工艺中总线功耗成为集成电路功耗的最主要的组成部分。DSP技术已成为数字化最重要的基本技术之一。DSP是一种数字信号处......
随着深亚微米工艺的广泛应用,集成电路特征尺寸急剧减小,于此同时,工作电压持续降低,工作频率急剧升高,这一切都使得集成电路对于......
集成电路工艺发展到深亚微米技术后 ,互连线串扰问题变得越来越严重 ,尤其在千兆赫兹的设计中 ,耦合电感的影响不能忽略 .插入屏蔽......
在超深亚微米工艺下，为了处理日益严重的互连线串扰效应，减缓互连线时延对系统整体性能的制约，研究人员提出了多种面向长互连线的可靠......
本文采用H型时钟树研究了串扰对时钟完整性的影响,给出了串扰位置、串扰线宽度、串扰线上buffer大小、串扰信号波形对时钟信号延迟......
目前在大规模集成电路制造中,IC生产已经进入超深亚微米工艺时代.随着MOS尺寸的不断缩小,等离子体工艺已经成为主流.等离子体工艺......
超深亚微米工艺下,串扰的出现会导致在电路设计验证、测试阶段出现严重的问题.本文介绍了一个基于波形敏化的串扰时延故障测试生成......
随着半导体存储器工业技术、深亚微米工艺技术及芯片生产工艺技术的快速发展，电路的工艺尺寸不断减小，电路的集成度、复杂度与日俱增......
模数转换器(Analog-to-Digital Converter，ADC)是现代通信系统中的重要组成单元。随着数字信号处理技术的高速发展，ADC作为模拟域和......
随着集成电路工艺的不断进步，晶体管特征尺寸已达到深亚微米及纳米量级，为集成电路的设计带来诸多挑战。互连线延迟在总延迟中所占比......
随着集成电路产业进入深亚微米阶段，晶体管特征尺寸不断缩小，片内偏差(On-Chip Variation，OCV)现象变的越发明显，已经严重影响芯片的性......
随着半导体制造工艺进入深亚微米，器件的特征尺寸进一步减小，单位面积上可以容纳的晶体管数目急剧增加，芯片的集成度大幅提高，为大规模......
该文介绍了一个低功耗的33MHZ,10bit,3.3v流水线结构的数模转换器(ADC),该ADC主要采用了以下2种方法来降低工业区耗:1.采样保持放......
该文我们首先就物理设计中BBL模式下典型的两端绕障碍布线问题,提出了解决不同条件下实际问题的两种模型,即非均匀网格和无网格的......
本文对集成电路芯片互连线的时延，尤其是耦合互连线的时延做了研究。研究从单根互连线的时延估算着手，以此作为耦合互连线时延估算的......
本文首先介绍了模型降阶算法的基本思想及在深亚微米工艺下所碰到的信号完整性问题。接下来对模型降阶领域的经典算法及该领域的最......
随着无线通信技术的发展，无线局域网(WLAN)技术也在不断发展，各种无线局域网标准不断被提出，总的趋势是速率越来越高，安全性越来越好，服......
随着集成电路工艺的进步,互联线间耦合电容增大,使得串扰对电路的影响日趋明显。串扰对集成电路的影响分为会造成电路错误翻转的功......
随着集成电路设计不断向着大规模、高频率、低功耗方向的发展，对于时钟布线的深层次要求成为了集成电路自动化设计的一个重要课题。......
本文给出了研制中的 0 35 μmCMOS工艺的超大规模并行阵列处理芯片BAP10 2 4(Bit serialArrayProces sorwith 10 2 4processeleme......
第34届国际设计自动化学术会议(The 34th Design Automation Conference)于1997年6月9日至13日在美国洛杉矶举行。会议内容包括:......
随着IC技术的进步,20世纪90年代出现了SoC(System .on Chip的缩写,称为系统级芯片,也称为片上系统)概念,SoC是以深亚微米工艺和IP......
在复杂Soc中，单个芯片上通常会集成有几百个IP块，再加上深亚微米工艺中的超细线宽，对总线这种传统的片上通迅方法带来了极走的挑战。......
2006年5月25日，由《半导体国际》主办的第二届成品率技术研讨会圆满召开，来自中国本土主要的晶圆制造商和国际知名设备材料厂商的工......
<正> EDA技术是在一定的工艺技术基础上,和一定的设计方法相适应发展起来的。工艺技术水平提高了,EDA技术必须要适应这种状况,跟上......
